Fraunhofer Institut Photonische Mikrosysteme TSN IP Core: Durchgängig echtzeitfähige Ethernet-Netzwerke

Das Fraunhofer IPMS hat einen TSN IP Core für die vereinfachte Implementierung von Endpunkten in TSN-fähige Ethernet-Netzwerke entwickelt. Time Sensitive Networking erlaubt erstmals eine zeitgesteuerte und deterministische Übertragung von echtzeitkritischen Nachrichten über Standard-Ethernet-Hardware über das gesamte Netzwerk. Auf der Electronica in München präsentierte das Fraunhofer IPMS erstmalig den TSN-IP Core.

Das Fraunhofer IPMS hat einen TSN IP Core für die vereinfachte Implementierung von Endpunkten in TSN-fähige Ethernet-Netzwerke entwickelt.

Das Fraunhofer IPMS hat einen TSN IP Core für die vereinfachte Implementierung von Endpunkten in TSN-fähige Ethernet-Netzwerke entwickelt.

Die in den siebziger Jahren entwickelt Netzwerk-Technologie Ethernet, stellt heute einen offenen Standard dar, der auch in vielen automatisierten industriellen Umgebungen Einzug gefunden hat. Die Datenpakete allerdings können nach heutigem Standard nicht durchgängig in Echtzeit übertragen werden, sodass nach wie vor spezifische Echtzeit-Feldbusse eingesetzt werden. Diese Feldbusse allerdings, benötigen spezielle Hardwareunterstützung und sind deswegen nicht konform zu den Netzwerktechnik-Standards IEEE 802.1 und 802.3, das verhindert eine optimale vertikale und horizontale Integration. Zudem beeinflussen sich parallele Echtzeitfeldbusse in einer Netzwerkinfrastruktur häufig gegenseitig negativ. Die Entwickler am Fraunhofer Institut sind überzeugt, dass es TSN zukünftig ermöglichen wird, Datenströme echtzeitfähig und priorisiert durch das gesamte Netz zu transportieren. Die gemeinsame Übertragung von Echtzeitkommunikation und normaler Ethernet-Kommunikation soll in Zukunft ganz neue Lösungsansätze für die Konvergenz von Produktions- und IT-Netzwerken hervorbringen.

Synchronisierung der Zeit

Dr. Deicke, Geschäftsfeldleiter Wireless Microsystems erläutert: „Ein wichtiges Element von TSN ist die Synchronisierung der Zeit, da das gleiche Zeitverständnis aller Geräte im Netzwerk eine Grundvoraussetzung für die deterministische Datenübermittlung ist. Für TSN wird das durch IEEE 802.1AS-rev erreicht. Die parallele Übertragung von Datenströmen mit weichen und harten Echtzeitanforderungen, sowie dem sogenannten Best-Effort-Datenverkehr wird durch das Traffic Shaping und Scheduling ermöglicht. Der Standard IEEE 802.1Qav definiert bereits einen Credit-Based Shaper (CBS), der zeitkritische Datenströme gegenüber dem Best-Effort-Verkehr priorisiert. Allerdings existieren bspw. in der Automobilindustrie Anwendungen, die geringere Jitter und Latenzen benötigen. Mit dem Teilstandard IEEE 802.1Qbv werden feste zyklische Übertragungsfenster eingerichtet, um die ungehinderte Übertragung entlang des Pfads zu ermöglichen.“

IP Core erleichtert Implementierung TSN-fähiger Endpunkte

Das Fraunhofer IPMS entwickelte einen IP Core TSN_CTRL, der die Implementierung von TSN fähigen Endpunkten für Netzwerke erleichtern soll. Dr. Deicke, Geschäftsfeldleiter WMS erklärt: „Der IP Core besteht aus Modulen zur Zeitsynchronisierung, Traffic Shaping sowie einem Ethernet-MAC. Die Paketdaten werden über AXI-Streaming- oder Avalon ST-Schnittstellen mit 8-Bit-Datenbussen ein- und ausgegeben.“ Der IP Core ist in synthetisierbarem RTL-Quellcode oder als gezielte FPGA-Netzliste verfügbar.

Ein TSN-Netzwerk entfaltet dann seine volle Wirkung, wenn alle Geräte innerhalb der Infrastruktur TSN-fähig sind. Derzeit arbeiten viele verschiedene Hersteller von industriellen Endgeräten und Switches daran, ihre Geräte TSN-fähig zu machen. In sogenannten Plugfests werden die Technologien mit allen Herstellern auf Interoperabilität getestet. Im Laufe des Jahres 2018 hat das Fraunhofer IPMS mehrmals an Plugfests des LNI (Labs Network Industrie 4.0) und des IIC ( Industrial Internet Consortiums) teilgenommen, um den IP Core mit den Geräten anderer Hersteller zu testen.

Filtern

Suchbegriff

Unterkategorie

Firmen

Inhaltstyp

Firmentyp

Land